Міністерство освіти І науки України національний університет “Львівська політехніка”
Кафедра ЕОМ Система граничного сканування Методичні вказівки до лабораторної роботи з дисципліни "Методи та засоби тестування, відлагодження та діагностики комп’ютерних систем" для студентів спеціальності 7.091503 “Спеціалізовані комп’ютерні системи”. Затверджено на засідання кафедри “Електронні обчислювальні машини”. Протокол № 2 від 03.10.2003 р. Львів – 2003 Методичні вказівки до лабораторної роботи “Система граничного сканування” з дисципліни "Методи та засоби тестування, відлагодження та діагностики комп’ютерних систем" для студентів спеціальності 7.091503 “Спеціалізовані комп’ютерні системи”. /Укл. В.С.Глухов. Львів: ДУ"ЛП", 2003.- 18 с. Укладач В.С.Глухов, к.т.н. Відповідальний за випуск В.С.Глухов, к.т.н. Рецензенти: В.А.Голембо, к.т.н. З.Р.Мичуда, к.т.н. 1 Мета роботи Метою роботи є ознайомлення з принципами роботи системи граничного сканування згідно з стандартом IEEE 1149.1-1990. 2 Очікуваний результат роботи В ході роботи необхідно засвоїти принципи тестування цифрових мікросхем згідно з стандартом IEEE 1149.1-1990 і продемонструвати хід тестування на моделі. 3 Теоретичні відомості 3.1 Система граничного сканування (JTAG) згідно з ІЕЕЕ 1149.1-1990 З розвитком комп’ютерної техніки взагалі та інтегральних схем зокрема все важче стало протестувати схеми та плати комп’ютерів. Звичайно, тестування схем проводиться їх виробниками шляхом подання комбінацій сигналів на входи схем та аналізом сигналів на їх виходах. Але збільшення складності інтегральних схем при відносному зменшенні кількості їхніх виводів (таблиця 3.1.1), зростаюча густина розміщення елементів на платі, багатошаровість плат часом позбавляють можливості протестувати схему необхідним чином. Стандартні методи вже давно втратили сенс, тому було введене нове неординарне рішення – система граничного сканування (boundary-scan). Таблиця 3.1.1 Система граничного сканування (СГС) є міжнароюним стандартом ІЕЕЕ 1149.1, і була введена за пропозицією товариства JTAG (Join Test Action Group). Включення апаратури СГС до складу інтегральних схем значно підвищуює їхню тестувальну придатність. СГС забезпечує тестування інтегральних схем та їхніх зовнішніх з’єднань і вимагає наявності всього чотирьох спеціальних виводів на мікросхемі (інтерфейсу граничного сканування, інтерфейсу JTAG) та відносно незначної кількості додаткової логіки в ній. З 1990 р. наявність СГС у кожній новій мікросхемі є обов’язковим. Граничне сканування полягає в тому, що всередині кожної мікросхеми біля кожного її контакту знаходиться тригерна схема F (рис. 3.1.1). У штатному режимі роботи тригерна схема "прозора" і не впливає на роботу мікросхеми. В налагоджувальному режимі тригерна схема F: від’єднує контакти мікросхеми від її внутрішньої логіки; утворює регістр зсуву разом з аналогічними схемами біля усіх контактів мікросхеми, який з зовнішнім (по відношенню до мікросхеми) світом звязаний за допомогою інтерфейсу СГС; як елемент регістра під час виконання ним операції зсуву приймає тестову інформаці, яка у послідовному коді подається на вхід TDI регістра; видає своє вмістиме або всередину кристалу або назовні (в залежності від режиму тестування, який наперед задається однією з команд тестування); приймає зсередини кристалу або ззовні інформацію (в залежності від режиму тестування, який наперед задається однією з команд тестування) і запам’ятовує її; виводить прийняту інформацію на послідовний вихід TDO регістра зсуву. Основні режими роботи схеми граничного сканування: робочий режим (схема F "прозора"); послідовне завантаження регістру зсуву; видача завантаженої інформації всередину (назовні) мікросхеми; прийом обробленої інформації зназовні (зсередини) мікросхеми до регістру зсуву; послідовне вивантаження інформації. Тригерна схема, яка знаходиться біля входу мікросхеми, може після послідовного завантаження регістра зсуву з входу TDI видавати інф...